大賽作品詳情
作品名稱：電子線路EDA
學校名稱：西京學院
參賽隊伍：講好每一堂課
參賽老師：倪恒
詳細說明
本課程采取項目化教學，共計分為6個項目：項目一-認識EDA技術及可編程邏輯器件；項目-二全加器電路設計；項目三-三人多數表決器電路的VHDL設計；項目四-簡易8路搶答器電路設計；項目五-計時器電路設計；項目六-交通燈控制器電路設計計。項目的設置從簡到繁，從原理圖設計到VHDL設計，系統介紹CPLG/FPGA的設計開發過程。知識點的講解融入到項目中，以項目作為驅動，按照任務開展學習，促進學生學習積極性。
